Công nghệ đóng gói bán dẫn đã phát triển từ các thiết kế PCB 1D truyền thống đến công nghệ liên kết lai 3D tiên tiến ở cấp độ wafer. Sự tiến bộ này cho phép khoảng cách kết nối trong phạm vi micromet đơn, với băng thông lên đến 1000 GB/s, đồng thời duy trì hiệu suất năng lượng cao. Cốt lõi của các công nghệ đóng gói bán dẫn tiên tiến là đóng gói 2.5D (trong đó các linh kiện được đặt cạnh nhau trên một lớp trung gian) và đóng gói 3D (bao gồm việc xếp chồng các chip hoạt động theo chiều dọc). Những công nghệ này rất quan trọng đối với tương lai của các hệ thống HPC.
Công nghệ đóng gói 2.5D liên quan đến nhiều vật liệu lớp trung gian khác nhau, mỗi loại đều có ưu điểm và nhược điểm riêng. Các lớp trung gian silicon (Si), bao gồm các tấm silicon thụ động hoàn toàn và các cầu nối silicon cục bộ, được biết đến với khả năng cung cấp dây dẫn tốt nhất, lý tưởng cho điện toán hiệu năng cao. Tuy nhiên, chúng đắt tiền về vật liệu và sản xuất, đồng thời gặp phải những hạn chế về diện tích đóng gói. Để giảm thiểu những vấn đề này, việc sử dụng các cầu nối silicon cục bộ đang ngày càng tăng, sử dụng silicon một cách chiến lược ở những nơi cần chức năng chính xác cao trong khi vẫn giải quyết được các hạn chế về diện tích.
Các lớp trung gian hữu cơ, sử dụng nhựa đúc dạng quạt, là một giải pháp thay thế tiết kiệm chi phí hơn so với silicon. Chúng có hằng số điện môi thấp hơn, giúp giảm độ trễ RC trong gói mạch. Mặc dù có những ưu điểm này, các lớp trung gian hữu cơ vẫn khó đạt được mức độ giảm thiểu các đặc điểm kết nối tương tự như bao bì dựa trên silicon, hạn chế việc ứng dụng chúng trong các ứng dụng điện toán hiệu năng cao.
Các lớp trung gian bằng thủy tinh đã thu hút được sự quan tâm đáng kể, đặc biệt là sau khi Intel gần đây ra mắt bao bì thử nghiệm dựa trên thủy tinh. Thủy tinh mang lại một số ưu điểm, chẳng hạn như hệ số giãn nở nhiệt (CTE) có thể điều chỉnh, độ ổn định kích thước cao, bề mặt nhẵn và phẳng, và khả năng hỗ trợ sản xuất tấm nền, khiến nó trở thành ứng cử viên đầy triển vọng cho các lớp trung gian với khả năng kết nối dây dẫn tương đương với silicon. Tuy nhiên, bên cạnh những thách thức kỹ thuật, nhược điểm chính của các lớp trung gian bằng thủy tinh là hệ sinh thái chưa hoàn thiện và hiện tại thiếu năng lực sản xuất quy mô lớn. Khi hệ sinh thái trưởng thành và khả năng sản xuất được cải thiện, các công nghệ dựa trên thủy tinh trong bao bì bán dẫn có thể sẽ tiếp tục phát triển và được ứng dụng rộng rãi hơn.
Về công nghệ đóng gói 3D, liên kết lai không gờ Cu-Cu đang trở thành một công nghệ tiên tiến hàng đầu. Kỹ thuật tiên tiến này đạt được các kết nối vĩnh viễn bằng cách kết hợp vật liệu điện môi (như SiO2) với kim loại nhúng (Cu). Liên kết lai Cu-Cu có thể đạt được khoảng cách dưới 10 micron, thường nằm trong phạm vi vài micron, thể hiện sự cải tiến đáng kể so với công nghệ vi gờ truyền thống, có khoảng cách gờ khoảng 40-50 micron. Ưu điểm của liên kết lai bao gồm tăng I/O, băng thông được nâng cao, xếp chồng dọc 3D được cải thiện, hiệu suất năng lượng tốt hơn và giảm các hiệu ứng ký sinh và điện trở nhiệt do không cần lớp phủ đáy. Tuy nhiên, công nghệ này phức tạp trong sản xuất và có chi phí cao hơn.
Công nghệ đóng gói 2.5D và 3D bao gồm nhiều kỹ thuật đóng gói khác nhau. Trong đóng gói 2.5D, tùy thuộc vào lựa chọn vật liệu lớp trung gian, nó có thể được phân loại thành các lớp trung gian gốc silicon, gốc hữu cơ và gốc thủy tinh, như hình trên. Trong đóng gói 3D, sự phát triển của công nghệ vi tiếp xúc (micro-bump) nhằm mục đích giảm kích thước khoảng cách, nhưng ngày nay, bằng cách áp dụng công nghệ liên kết lai (phương pháp kết nối trực tiếp Cu-Cu), kích thước khoảng cách một chữ số có thể đạt được, đánh dấu bước tiến đáng kể trong lĩnh vực này.
**Những xu hướng công nghệ quan trọng cần theo dõi:**
1. **Diện tích lớp trung gian lớn hơn:** IDTechEx trước đây đã dự đoán rằng do khó khăn trong việc tạo ra các lớp trung gian silicon vượt quá giới hạn kích thước lưới 3x, các giải pháp cầu nối silicon 2.5D sẽ sớm thay thế các lớp trung gian silicon trở thành lựa chọn chính để đóng gói chip HPC. TSMC là nhà cung cấp chính các lớp trung gian silicon 2.5D cho NVIDIA và các nhà phát triển HPC hàng đầu khác như Google và Amazon, và công ty này gần đây đã công bố sản xuất hàng loạt CoWoS_L thế hệ đầu tiên với kích thước lưới 3.5x. IDTechEx kỳ vọng xu hướng này sẽ tiếp tục, với những tiến bộ hơn nữa được thảo luận trong báo cáo của họ về các nhà sản xuất lớn.
2. **Đóng gói cấp độ tấm:** Đóng gói cấp độ tấm đã trở thành một trọng tâm quan trọng, như đã được nhấn mạnh tại Triển lãm Bán dẫn Quốc tế Đài Loan năm 2024. Phương pháp đóng gói này cho phép sử dụng các lớp trung gian lớn hơn và giúp giảm chi phí bằng cách sản xuất nhiều gói cùng một lúc. Mặc dù có tiềm năng, nhưng những thách thức như quản lý biến dạng vẫn cần được giải quyết. Sự nổi bật ngày càng tăng của phương pháp này phản ánh nhu cầu ngày càng tăng đối với các lớp trung gian lớn hơn và tiết kiệm chi phí hơn.
3. **Lớp trung gian bằng thủy tinh:** Thủy tinh đang nổi lên như một vật liệu tiềm năng mạnh mẽ để đạt được khả năng đi dây siêu mịn, tương đương với silicon, với những ưu điểm bổ sung như hệ số giãn nở nhiệt (CTE) có thể điều chỉnh và độ tin cậy cao hơn. Lớp trung gian bằng thủy tinh cũng tương thích với bao bì cấp bảng mạch, mang lại tiềm năng cho việc đi dây mật độ cao với chi phí dễ quản lý hơn, biến nó thành một giải pháp đầy hứa hẹn cho các công nghệ đóng gói trong tương lai.
4. **Liên kết lai HBM:** Liên kết lai đồng-đồng (Cu-Cu) 3D là công nghệ then chốt để đạt được các kết nối dọc có bước pitch siêu nhỏ giữa các chip. Công nghệ này đã được sử dụng trong nhiều sản phẩm máy chủ cao cấp, bao gồm AMD EPYC cho SRAM và CPU xếp chồng lên nhau, cũng như dòng MI300 để xếp chồng các khối CPU/GPU trên các chip I/O. Liên kết lai được kỳ vọng sẽ đóng vai trò quan trọng trong những tiến bộ HBM trong tương lai, đặc biệt là đối với các chồng DRAM vượt quá 16 lớp hoặc 20 lớp.
5. **Thiết bị quang tích hợp (CPO):** Với nhu cầu ngày càng tăng về thông lượng dữ liệu cao hơn và hiệu quả năng lượng, công nghệ kết nối quang học đã thu hút được sự chú ý đáng kể. Các thiết bị quang tích hợp (CPO) đang trở thành giải pháp then chốt để tăng cường băng thông I/O và giảm tiêu thụ năng lượng. So với truyền dẫn điện truyền thống, truyền thông quang học mang lại một số ưu điểm, bao gồm suy hao tín hiệu thấp hơn trên khoảng cách xa, giảm độ nhạy nhiễu xuyên kênh và tăng băng thông đáng kể. Những ưu điểm này làm cho CPO trở thành lựa chọn lý tưởng cho các hệ thống HPC đòi hỏi nhiều dữ liệu và tiết kiệm năng lượng.
**Các thị trường trọng điểm cần theo dõi:**
Lĩnh vực điện toán hiệu năng cao (HPC) chắc chắn là thị trường chính thúc đẩy sự phát triển của công nghệ đóng gói 2.5D và 3D. Các phương pháp đóng gói tiên tiến này rất quan trọng để khắc phục những hạn chế của Định luật Moore, cho phép tích hợp nhiều bóng bán dẫn, bộ nhớ và các kết nối hơn trong một gói duy nhất. Việc phân tách chip cũng cho phép tối ưu hóa việc sử dụng các nút xử lý giữa các khối chức năng khác nhau, chẳng hạn như tách các khối I/O khỏi các khối xử lý, từ đó nâng cao hiệu quả hơn nữa.
Bên cạnh điện toán hiệu năng cao (HPC), các thị trường khác cũng được kỳ vọng sẽ tăng trưởng nhờ việc áp dụng các công nghệ đóng gói tiên tiến. Trong lĩnh vực 5G và 6G, những đổi mới như đóng gói ăng-ten và các giải pháp chip tiên tiến sẽ định hình tương lai của kiến trúc mạng truy cập không dây (RAN). Xe tự hành cũng sẽ được hưởng lợi, vì các công nghệ này hỗ trợ tích hợp các bộ cảm biến và đơn vị tính toán để xử lý lượng lớn dữ liệu đồng thời đảm bảo an toàn, độ tin cậy, tính nhỏ gọn, quản lý năng lượng và nhiệt, cũng như hiệu quả chi phí.
Các thiết bị điện tử tiêu dùng (bao gồm điện thoại thông minh, đồng hồ thông minh, thiết bị AR/VR, máy tính cá nhân và máy trạm) ngày càng tập trung vào việc xử lý nhiều dữ liệu hơn trong không gian nhỏ hơn, bất chấp việc chú trọng hơn vào chi phí. Công nghệ đóng gói bán dẫn tiên tiến sẽ đóng vai trò quan trọng trong xu hướng này, mặc dù các phương pháp đóng gói có thể khác với những phương pháp được sử dụng trong điện toán hiệu năng cao (HPC).
Thời gian đăng bài: 07/10/2024